



Projeto de um Amplificador de Baixo Ruído Integrado de Ultrabaixa Potência para Aplicações de IoT

Giovana Pegoraro Ceolin, discente de Engenharia de Telecomunicações,
Universidade Federal do Pampa, Campus Alegrete

Lucas Compassi Severo, docente, Universidade Federal do Pampa

giovanceolin.aluno@unipampa.edu.br

Receptores RF são dispositivos eletrônicos responsáveis por receber um sinal de informação, neles são contidos vários blocos onde o sinal passa por diversos estágios como amplificação, conversão de frequência, filtragem e demodulação. A proposta baseia-se em projetar um receptor para radiofrequência com baixo ruído, baixa potência ou *Ultra Low Power* (ULP) e baixa tensão ou *Ultra Low Voltage* (ULV) que possa ser utilizado para fins de Internet das Coisas ou *Internet of Things* (IoT). Primeiramente, foi determinada a faixa de operação do receptor, que vem sendo muito explorada em novos projetos por ser pensada para utilização em dispositivos de baixa energia, que é a faixa do Bluetooth Low Energy (BLE), em 2,4 GHz. O primeiro bloco na cadeia de recepção de um sistema geralmente é o amplificador, pois isso o torna a primeira fonte de ganho, que é a fonte mais significativa para reduzir o valor da figura de ruído (NF), que é a grandeza que determina o quão ruidoso um sistema é. Seu ganho além de definir qual o aumento da potência do sinal amplificado, também pode minimizar as contribuições de ruído dos estágios subsequentes do receptor. Então, para o desenvolvimento do primeiro estágio do receptor, foi iniciado o projeto de um amplificador de baixo ruído ou *Low-Noise Amplifier* (LNA). Para isso, foi feita uma pesquisa a fim de analisar o estado da arte das topologias de LNAs ULV em 2,4 GHz. Onde foi concluído que as especificações médias esperadas para um LNA ULV Low-Power é NF em torno de 5 dB, ganho de 14dB, IIP3 em torno de -10dBm e dissipação de potência menor que 150 uW. A comparação de resultados das topologias revisadas mostrou que uma delas se encaixou bem na proposta de um receptor ULP e ULV, que foi a topologia de LNA realizada por T. Taris, J. Begueret and Y. Deval. A mesma combina a baixa alimentação com uma baixa potência e possui resultados significativamente bons de ganho e figura de ruído, além de funcionar na faixa de operação escolhida, em 2,4GHz. Essa topologia foi estudada mais profundamente, foi feita a análise do modelo de pequenos sinais para compreender o comportamento do circuito. Utilizando o *software Virtuoso Analog Design Environment* da CADENCE, foram efetuadas algumas mudanças na topologia para atingir os objetivos desejados com a implementação do circuito utilizando um processo CMOS de 180 nm. A topologia de LNA foi projetada em nível de esquemático, alcançando as especificações de NF igual 3,26 dB, ganho de 14,1 dB, IIP3 em -6,86 dBm e dissipação de potência de 106 uW. Posteriormente, o layout do circuito integrado foi desenhado e o mesmo será submetido para fabricação no exterior.

Agradecimentos: Agradecemos o apoio financeiro provido a este projeto pela FAPERGS via o Programa Institucional de Bolsas de Iniciação Tecnológica e Inovação (PROBITI) e Edital de Apoio à Recém Doutor (ARD) 2019.

Palavras-chave: IoT; Receptor RF; LNA; Ultra Low Voltage; Ultra Low Power.